Wissenschaftler des HLRS gewinnen Forschungsposter-Preis auf der ISC26

Die Forscher untersuchten die Eignung der Cerebras Wafer-Scale Engine zur Beschleunigung herkömmlicher Simulationsabläufe.

Daniel Renschler und Jonathan Schäfer, beide wissenschaftliche Mitarbeiter am Höchstleistungsrechenzentrum Stuttgart (HLRS), erhielten auf der ISC High Performance in Hamburg den dritten Preis im Wettbewerb um den „Best Poster Award“.

Ihr Poster mit dem Titel SpMV for the Cerebras Wafer-Scale Engine berichtet über die erfolgreiche Implementierung einer SpMV-Methode (Sparse Matrix-Vector Product) auf einem experimentellen, massiv-parallelen Rechenbeschleuniger. Die Wafer-Scale Engine (WSE), hergestellt vom kalifornischen Start-up Cerebras, verfügt über bis zu 900.000 Rechenkern auf einem einzigen, großformatigen Chip. Die einzigartige Architektur des WSE, die für Trainings- und Inferenzanwendungen im Bereich der künstlichen Intelligenz entwickelt wurde, bietet im Vergleich zu herkömmlichen KI-Prozessoren deutlich höhere Geschwindigkeiten.

Veröffentlicht am

24. Juni 2026

Kategorien

In der heutigen Generation von Höchstleistungsrechnern werden Prozessoren, die ursprünglich für Anwendungen im Bereich der künstlichen Intelligenz eingesetzt wurden, zunehmend umfunktioniert. Sie beschleunigen herkömmliche Simulationsaufgaben, ermöglichen hybride Arbeitsabläufe, die Simulation und datengesteuerte Methoden kombinieren, und führen datenintensive Aufgaben aus, die auf KI-optimierten Prozessoren schneller bewältigt werden können. Renschler, Schäfer und ihre Kollegen wollten herausfinden, ob sich der WSE ebenfalls auf diese Weise nutzen lässt.

Bei ihren Tests konzentrierten sie sich auf SpMV, eine Berechnungsmethode, die häufig in klassischen Simulationsanwendungen wie der Finite-Elemente-Analyse und der numerischen Strömungsmechanik zum Einsatz kommt. Renschler und Schäfer nutzten die Wafer-Scale Engine, um einen hochgradig parallelisierten Bestandteil eines typischen Simulations-Workflows zu beschleunigen, der diese Methode beinhaltet. Außerdem experimentierten sie mit schwacher und starker Skalierung und deckten dabei Engpässe auf, die die Anwendungsleistung beeinträchtigten. So konnte die Forschenden Optimierungsstrategien vorschlagen, mit denen sich die Leistung von SpMV-Methoden auf dem WSE in Zukunft verbessern ließe.

Dieses Forschungsprojekt ist Teil der Future-Computing-Gruppe am HLRS unter der Leitung von Dr. Johannes Gebert. Das interdisziplinäre Team testet und bewertet neue Hardwarekonzepte und deren Eignung für typische Höchstleistungsrechneranwendungen.

Renschler, Schäfer und Gebert führten dieses Experiment gemeinsam mit Mark Parsons, dem Direktor des EPCC in Edinburgh, durch.

— Christopher Williams